De diagramas de compuertas a expresiones
Diez pequeñas redes de compuertas descritas con palabras. Para cada una, escribe la expresión booleana que calcula la salida, una subexpresión por compuerta, con la compuerta que alimenta a otra escrita dentro de sus paréntesis. La fórmula bajo cada problema es la respuesta, con su tabla de verdad.
Lee una red desde las entradas hacia la salida: cada compuerta se convierte en un operador aplicado a las expresiones de sus cables de entrada, y una compuerta cuya salida alimenta a otra se convierte en una subexpresión entre paréntesis. Las compuertas de dos entradas se corresponden con AND, OR, XOR, NAND(…, …), NOR(…, …) y XNOR(…, …); un inversor es NOT. Un AND o un OR de tres entradas es un solo operador con tres operandos, escrito como cadena sin paréntesis.
Varias redes calculan funciones conocidas: la suma del sumador completo (dos compuertas XOR), la función mayoría (tres AND hacia un OR), un multiplexor 2 a 1, y un NAND que alimenta las dos entradas de un segundo NAND, que es un AND. Donde el simplificador puede acortar la fórmula escrita a mano, la lista de pasos muestra la ley: (A XOR B) XOR C se aplana por asociatividad, y el doble NAND se pliega por idempotencia.
1. Una compuerta AND sobre A y B alimenta una compuerta OR junto con C. Escribe la salida.
(A AND B) OR C
| # | A | B | C | f |
|---|---|---|---|---|
| 0 | FALSO | FALSO | FALSO | FALSO |
| 1 | FALSO | FALSO | VERDADERO | VERDADERO |
| 2 | FALSO | VERDADERO | FALSO | FALSO |
| 3 | FALSO | VERDADERO | VERDADERO | VERDADERO |
| 4 | VERDADERO | FALSO | FALSO | FALSO |
| 5 | VERDADERO | FALSO | VERDADERO | VERDADERO |
| 6 | VERDADERO | VERDADERO | FALSO | VERDADERO |
| 7 | VERDADERO | VERDADERO | VERDADERO | VERDADERO |
El motor no encontró ninguna ley que acorte esta expresión; ya es tan corta como sus leyes de reescritura permiten.
(A AND B) OR C Clasificación: contingente
La compuerta AND es la subexpresión interior y la compuerta OR es el operador exterior: (A AND B) OR C. Sin paréntesis la fórmula se lee igual, porque AND liga más fuerte que OR, pero escribirlos mantiene visible la estructura de compuertas.
2. Un inversor sobre A alimenta una compuerta AND junto con B. Escribe la salida.
NOT A AND B
| # | A | B | f |
|---|---|---|---|
| 0 | FALSO | FALSO | FALSO |
| 1 | FALSO | VERDADERO | VERDADERO |
| 2 | VERDADERO | FALSO | FALSO |
| 3 | VERDADERO | VERDADERO | FALSO |
El motor no encontró ninguna ley que acorte esta expresión; ya es tan corta como sus leyes de reescritura permiten.
NOT A AND B Clasificación: contingente
NOT A AND B: el inversor se aplica solo a A, antes del AND. NOT (A AND B) describiría un inversor después del AND, un NAND.
3. Dos compuertas AND, una sobre A y B y otra sobre C y D, alimentan una compuerta OR. Escribe la salida.
(A AND B) OR (C AND D)
| # | A | B | C | D | f |
|---|---|---|---|---|---|
| 0 | FALSO | FALSO | FALSO | FALSO | FALSO |
| 1 | FALSO | FALSO | FALSO | VERDADERO | FALSO |
| 2 | FALSO | FALSO | VERDADERO | FALSO | FALSO |
| 3 | FALSO | FALSO | VERDADERO | VERDADERO | VERDADERO |
| 4 | FALSO | VERDADERO | FALSO | FALSO | FALSO |
| 5 | FALSO | VERDADERO | FALSO | VERDADERO | FALSO |
| 6 | FALSO | VERDADERO | VERDADERO | FALSO | FALSO |
| 7 | FALSO | VERDADERO | VERDADERO | VERDADERO | VERDADERO |
| 8 | VERDADERO | FALSO | FALSO | FALSO | FALSO |
| 9 | VERDADERO | FALSO | FALSO | VERDADERO | FALSO |
| 10 | VERDADERO | FALSO | VERDADERO | FALSO | FALSO |
| 11 | VERDADERO | FALSO | VERDADERO | VERDADERO | VERDADERO |
| 12 | VERDADERO | VERDADERO | FALSO | FALSO | VERDADERO |
| 13 | VERDADERO | VERDADERO | FALSO | VERDADERO | VERDADERO |
| 14 | VERDADERO | VERDADERO | VERDADERO | FALSO | VERDADERO |
| 15 | VERDADERO | VERDADERO | VERDADERO | VERDADERO | VERDADERO |
El motor no encontró ninguna ley que acorte esta expresión; ya es tan corta como sus leyes de reescritura permiten.
(A AND B) OR (C AND D) Clasificación: contingente
(A AND B) OR (C AND D), una suma de dos productos: tres compuertas en dos niveles.
4. Una compuerta OR sobre A y B alimenta un inversor. Escribe la salida.
NOT (A OR B)
| # | A | B | f |
|---|---|---|---|
| 0 | FALSO | FALSO | VERDADERO |
| 1 | FALSO | VERDADERO | FALSO |
| 2 | VERDADERO | FALSO | FALSO |
| 3 | VERDADERO | VERDADERO | FALSO |
El motor no encontró ninguna ley que acorte esta expresión; ya es tan corta como sus leyes de reescritura permiten.
NOT (A OR B) Clasificación: contingente
NOT (A OR B), que es una sola compuerta NOR, NOR(A, B): verdadera solo en A = FALSE, B = FALSE.
5. Una compuerta XOR sobre A y B alimenta una segunda compuerta XOR junto con C (la salida de suma de un sumador completo). Escribe la salida.
(A XOR B) XOR C
| # | A | B | C | f |
|---|---|---|---|---|
| 0 | FALSO | FALSO | FALSO | FALSO |
| 1 | FALSO | FALSO | VERDADERO | VERDADERO |
| 2 | FALSO | VERDADERO | FALSO | VERDADERO |
| 3 | FALSO | VERDADERO | VERDADERO | FALSO |
| 4 | VERDADERO | FALSO | FALSO | VERDADERO |
| 5 | VERDADERO | FALSO | VERDADERO | FALSO |
| 6 | VERDADERO | VERDADERO | FALSO | FALSO |
| 7 | VERDADERO | VERDADERO | VERDADERO | VERDADERO |
(A XOR B) XOR C- Asociatividad ·
(A XOR B) XOR C = A XOR B XOR C(A XOR B) XOR C→A XOR B XOR CResultado:A XOR B XOR C
Clasificación: contingente
(A XOR B) XOR C. La lista de pasos la aplana por asociatividad a A XOR B XOR C, la paridad de las tres entradas, verdadera en las filas con una o tres entradas verdaderas.
6. Una compuerta OR sobre A y B y una compuerta OR sobre C y D alimentan una compuerta AND. Escribe la salida.
(A OR B) AND (C OR D)
| # | A | B | C | D | f |
|---|---|---|---|---|---|
| 0 | FALSO | FALSO | FALSO | FALSO | FALSO |
| 1 | FALSO | FALSO | FALSO | VERDADERO | FALSO |
| 2 | FALSO | FALSO | VERDADERO | FALSO | FALSO |
| 3 | FALSO | FALSO | VERDADERO | VERDADERO | FALSO |
| 4 | FALSO | VERDADERO | FALSO | FALSO | FALSO |
| 5 | FALSO | VERDADERO | FALSO | VERDADERO | VERDADERO |
| 6 | FALSO | VERDADERO | VERDADERO | FALSO | VERDADERO |
| 7 | FALSO | VERDADERO | VERDADERO | VERDADERO | VERDADERO |
| 8 | VERDADERO | FALSO | FALSO | FALSO | FALSO |
| 9 | VERDADERO | FALSO | FALSO | VERDADERO | VERDADERO |
| 10 | VERDADERO | FALSO | VERDADERO | FALSO | VERDADERO |
| 11 | VERDADERO | FALSO | VERDADERO | VERDADERO | VERDADERO |
| 12 | VERDADERO | VERDADERO | FALSO | FALSO | FALSO |
| 13 | VERDADERO | VERDADERO | FALSO | VERDADERO | VERDADERO |
| 14 | VERDADERO | VERDADERO | VERDADERO | FALSO | VERDADERO |
| 15 | VERDADERO | VERDADERO | VERDADERO | VERDADERO | VERDADERO |
El motor no encontró ninguna ley que acorte esta expresión; ya es tan corta como sus leyes de reescritura permiten.
(A OR B) AND (C OR D) Clasificación: contingente
(A OR B) AND (C OR D), un producto de dos sumas; aquí los paréntesis son obligatorios, porque OR liga menos fuerte que AND.
7. Una compuerta NAND sobre A y B alimenta las dos entradas de una segunda compuerta NAND. Escribe la salida y di qué calcula.
NAND(NAND(A, B), NAND(A, B))
| # | A | B | f |
|---|---|---|---|
| 0 | FALSO | FALSO | FALSO |
| 1 | FALSO | VERDADERO | FALSO |
| 2 | VERDADERO | FALSO | FALSO |
| 3 | VERDADERO | VERDADERO | VERDADERO |
NAND(NAND(A, B), NAND(A, B))- Idempotencia ·
NAND(A, A) = NOT ANAND(NAND(A, B), NAND(A, B))→NOT NAND(A, B)Resultado:NOT NAND(A, B)
Clasificación: contingente
NAND(NAND(A, B), NAND(A, B)). Un NAND con las dos entradas unidas es un inversor, así que la red es NOT de NAND, es decir, A AND B; la lista de pasos pliega el operando repetido por idempotencia a NOT NAND(A, B).
8. Una compuerta AND sobre A y B, y una compuerta AND sobre C y A invertida, alimentan una compuerta OR (un multiplexor 2 a 1 con A como selección). Escribe la salida.
(A AND B) OR (NOT A AND C)
| # | A | B | C | f |
|---|---|---|---|---|
| 0 | FALSO | FALSO | FALSO | FALSO |
| 1 | FALSO | FALSO | VERDADERO | VERDADERO |
| 2 | FALSO | VERDADERO | FALSO | FALSO |
| 3 | FALSO | VERDADERO | VERDADERO | VERDADERO |
| 4 | VERDADERO | FALSO | FALSO | FALSO |
| 5 | VERDADERO | FALSO | VERDADERO | FALSO |
| 6 | VERDADERO | VERDADERO | FALSO | VERDADERO |
| 7 | VERDADERO | VERDADERO | VERDADERO | VERDADERO |
El motor no encontró ninguna ley que acorte esta expresión; ya es tan corta como sus leyes de reescritura permiten.
(A AND B) OR (NOT A AND C) Clasificación: contingente
(A AND B) OR (NOT A AND C): cuando A es verdadera la salida copia B, y cuando A es falsa copia C. Cuatro compuertas: el inversor, dos AND y el OR.
9. Tres compuertas AND, sobre A y B, sobre A y C y sobre B y C, alimentan una compuerta OR de tres entradas. Escribe la salida.
(A AND B) OR (A AND C) OR (B AND C)
| # | A | B | C | f |
|---|---|---|---|---|
| 0 | FALSO | FALSO | FALSO | FALSO |
| 1 | FALSO | FALSO | VERDADERO | FALSO |
| 2 | FALSO | VERDADERO | FALSO | FALSO |
| 3 | FALSO | VERDADERO | VERDADERO | VERDADERO |
| 4 | VERDADERO | FALSO | FALSO | FALSO |
| 5 | VERDADERO | FALSO | VERDADERO | VERDADERO |
| 6 | VERDADERO | VERDADERO | FALSO | VERDADERO |
| 7 | VERDADERO | VERDADERO | VERDADERO | VERDADERO |
El motor no encontró ninguna ley que acorte esta expresión; ya es tan corta como sus leyes de reescritura permiten.
(A AND B) OR (A AND C) OR (B AND C) Clasificación: contingente
(A AND B) OR (A AND C) OR (B AND C), la función mayoría: verdadera cuando al menos dos entradas son verdaderas. El OR de tres entradas es un solo operador con tres operandos.
10. Una compuerta AND sobre A y B, y una compuerta AND sobre C y la salida de una compuerta XOR sobre A y B, alimentan una compuerta OR (la salida de acarreo de un sumador completo). Escribe la salida.
(A AND B) OR ((A XOR B) AND C)
| # | A | B | C | f |
|---|---|---|---|---|
| 0 | FALSO | FALSO | FALSO | FALSO |
| 1 | FALSO | FALSO | VERDADERO | FALSO |
| 2 | FALSO | VERDADERO | FALSO | FALSO |
| 3 | FALSO | VERDADERO | VERDADERO | VERDADERO |
| 4 | VERDADERO | FALSO | FALSO | FALSO |
| 5 | VERDADERO | FALSO | VERDADERO | VERDADERO |
| 6 | VERDADERO | VERDADERO | FALSO | VERDADERO |
| 7 | VERDADERO | VERDADERO | VERDADERO | VERDADERO |
El motor no encontró ninguna ley que acorte esta expresión; ya es tan corta como sus leyes de reescritura permiten.
(A AND B) OR ((A XOR B) AND C) Clasificación: contingente
(A AND B) OR ((A XOR B) AND C). Su tabla es verdadera en las mismas cuatro filas que la función mayoría del problema 9, así que las dos redes calculan el mismo acarreo; la lista de pasos no muestra ninguna ley, porque el simplificador no expande XOR aquí.
Preguntas
¿Importa el orden de las entradas en una compuerta?
No para AND, OR, XOR, NAND, NOR y XNOR, que son conmutativas: NAND(A, B) y NAND(B, A) son la misma función. Sí importa qué señal pasa por un inversor, y cuáles son las entradas de datos y de selección de un multiplexor, así que nombra los cables antes de escribir la fórmula.
Relacionado
Lecciones
Glosario
Véase también
- Compuerta AND (puerta Y): tabla de verdad de 2, 3 y 4 entradas, símbolo y expresión
- Compuerta NAND: tabla de verdad de 2, 3 y 4 entradas, compuerta universal
- Compuerta lógica (puerta lógica): definición, ejemplo y equivalente en inglés
- Semisumador, suma: A XOR B
- Generador de circuitos lógicos: de expresión booleana a diagrama de compuertas (SVG)
Ejercicios
Generado a partir del motor de Tangibool, semántica tangibool-semantics/1, motor 1.0.0, compilación . Cada tabla, mapa, simplificación y veredicto de estas páginas lo calculó el motor de Tangibool al compilar el sitio, y cada afirmación la volvió a comprobar el mismo verificador exacto que usa la app. Los límites se indican donde aplican. © 2026 Foreranger LTD.